 Matthias Biermann
|
c353892eaa
|
IP verschoben
|
2025-02-19 14:10:56 +01:00 |
|
|
Matthias Biermann
|
d126a6cb1d
|
Typo in Headdatei
|
2025-02-14 16:18:22 +01:00 |
|
|
Matthias Biermann
|
2fc4a31322
|
Software und Hardware final
|
2025-02-13 22:55:36 +01:00 |
|
|
Matthias Biermann
|
ff36946543
|
axis_dma: Adresszähler gefixt + Software zwischenstand
|
2025-02-13 18:04:02 +01:00 |
|
|
Matthias Biermann
|
45bb63cfb8
|
M_AXI Fehler gefixt
|
2025-02-12 21:33:51 +01:00 |
|
|
Matthias Biermann
|
9a4bbbbc97
|
clean Vivado Project dma_bare_metal
|
2025-02-12 18:23:19 +01:00 |
|
|
Matthias Biermann
|
02f64cb68d
|
aufräumen
|
2025-02-12 18:04:23 +01:00 |
|
|
Matthias Biermann
|
1edb0e96b6
|
axi_crc_dma als eigenes Blockschaltbild
|
2025-02-12 16:33:08 +01:00 |
|
|
Matthias Biermann
|
dbbb9c14b6
|
M_AXI_WLAST Fehler in axis_dma korrigiert
|
2025-02-12 14:17:02 +01:00 |
|
|
Matthias Biermann
|
a0d36c3523
|
Input Output Reflected hinzugefuegt
|
2025-02-12 11:57:44 +01:00 |
|
|
Matthias Biermann
|
ba7b4d18fa
|
axis_crc Timing + TB verbessert
|
2025-02-11 20:22:55 +01:00 |
|
|
Matthias Biermann
|
7725db8f3b
|
Komischer Fehler: IP kann nicht in Speicher schreiben
|
2025-02-11 18:30:08 +01:00 |
|
|
Matthias Biermann
|
708eac19c2
|
FinalXOR nach außen führen
|
2025-02-10 22:50:15 +01:00 |
|
|
Matthias Biermann
|
9a37389d48
|
axis_crc: Inital value, Final XOR und Input/Output reflected aber dafür Timingfehler
|
2025-02-10 13:10:23 +01:00 |
|
|
Matthias Biermann
|
4fd406f3ab
|
CRC Berechnung in axis_crc gefixt
|
2025-02-09 17:36:30 +01:00 |
|
|
Matthias Biermann
|
393ea44d9a
|
axi_crc_dma
|
2025-02-09 17:09:21 +01:00 |
|
|
Matthias Biermann
|
29d2fb8183
|
AXI Schreiben
|
2025-02-08 17:22:35 +01:00 |
|
|
Matthias Biermann
|
529f1a10d2
|
axis_crc Fehler gefixt
|
2025-02-02 05:17:10 +01:00 |
|
|
Matthias Biermann
|
0f8be1a934
|
axis_dma angefangen
|
2025-02-02 01:01:23 +01:00 |
|
|
Matthias Biermann
|
027c4dd5ba
|
basic axis_crc_tb läuft
|
2025-02-01 20:28:53 +01:00 |
|
|
Matthias Biermann
|
b786fa8a51
|
axis_crc.vhd separierter Ansatz
|
2025-02-01 14:15:55 +01:00 |
|
|
Matthias Biermann
|
a7a8064bbe
|
Altes Konzept ins Archiv
|
2025-01-31 17:47:31 +01:00 |
|
|
Matthias Biermann
|
e67d427e1e
|
crc_axi_master
|
2025-01-31 17:26:04 +01:00 |
|
|
Matthias Biermann
|
97fee743f0
|
crc_aci_master fertig
|
2025-01-31 02:08:21 +01:00 |
|
|
Matthias Biermann
|
1af1041c75
|
schreiben will nich
|
2025-01-30 23:36:34 +01:00 |
|
|
Matthias Biermann
|
0b52a30c62
|
axi_master schreiben
|
2025-01-30 11:49:12 +01:00 |
|
|
Matthias Biermann
|
5fccf08c48
|
axi_master lesen
|
2025-01-29 20:26:29 +01:00 |
|
|
Matthias Biermann
|
ed5cae58ea
|
axi_master angefangen
|
2025-01-29 17:31:27 +01:00 |
|
|
Matthias Biermann
|
e11407ab25
|
ram + axi_master angefanen
|
2025-01-28 22:42:52 +01:00 |
|
|
Matthias Biermann
|
5a5cf7e000
|
crc_axi_lite schnittstelle
|
2025-01-27 22:43:11 +01:00 |
|
|
Matthias Biermann
|
8a141b47ff
|
CRC Testbench + axr_crc architecture
|
2025-01-26 14:17:13 +01:00 |
|
|
Matthias Biermann
|
4e34f728b4
|
CRC timing test + entity of axi_crc component
|
2025-01-25 11:53:10 +01:00 |
|